Mô phỏng và phân tích trong thiết kế mạch in PCB tốc độ trên 1 GHz để giảm nhiễu xuyên âm bằng công cụ mô phỏng Hyperlynx (P1)

MỞ ĐẦU

Thiết kế mạch in tốc độ cao trên 1 GHz đặt ra nhiều thách thức đối với người thiết kế trong việc đảm bảo chất lượng tín hiệu truyền dẫn như nhiễu xuyên âm, bức xạ trường điện từ, phối hợp trở kháng và đảm bảo cân bằng độ trễ truyền dẫn giữa các đường tín hiệu,... Các khó khăn thách thức này được gọi theo một khái niệm tiêu chuẩn là tích hợp tín hiệu (SI: Signal Integrity). Nếu quá trình thiết kế không có sự hỗ trợ mô phỏng và phân tích bởi các công cụ mô phỏng tiêu chuẩn công nghiệp, thì việc kiểm tra chất lượng tín hiệu sau khi chế tạo mạch in PCB (Printed Circuit Board) sẽ vô cùng khó khăn, đồng thời chất lượng tín hiệu truyền dẫn sẽ không được đảm bảo (hay còn gọi là khả năng tích hợp tín hiệu không được đảm bảo), dẫn đến phải làm lại mạch in nhiều lần mà không tìm được ra nguyên nhân chính xác. Điều này không chỉ làm tăng chi phí, mà còn kéo dài thời gian đưa sản phẩm ra thị trường.

Tuy nhiên, hiện nay, với sự trợ giúp mô phỏng của các phần mềm mô phỏng tiêu chuẩn công nghiệp như HyperLynx của hãng MentorGraphics, CST PCB STUDIO của hãng Computer Simulation Technology, SPICE của hãng National Instruments,... những khó khăn thách thức trên đã được giải quyết ở giai đoạn trước khi chế tạo mạch in PCB. Với khả năng phân tích tích hợp tín hiệu ở giai đoạn thiết kế mạch, các công cụ này giúp cho người thiết kế nhìn sâu hơn vào quá trình truyền dẫn các tín hiệu tốc độ cao và phát hiện được trước các vấn đề sẽ làm suy giảm chất lượng tín hiệu, từ đó đưa ra các điều chỉnh thích hợp ngay từ khâu thiết kế. Bài báo này sẽ đề cập đến quá trình mô phỏng và phân tích thiết kế mạch in PCB tốc độ trên 1 GHz sử dụng phần mềm HyperLynx để đảm bảo một trong các yêu cầu tích hợp tín hiệu chính: giảm nhiễu xuyên âm.

PHƯƠNG PHÁP PHÂN TÍCH VÀ MÔ PHỎNG ĐỂ GIẢM NHIỄU XUYÊN ÂM

Khi một đường dẫn truyền dẫn tín hiệu, giữa nó và các đường truyền dẫn kề cận sẽ xuất hiện dung kháng tương hỗ kết hợp và cảm kháng tương hỗ kết hợp. Lý thuyết về tương hỗ kết hợp cho thấy rằng, các dòng điện tín hiệu trở về của một đường dẫn truyền dẫn tín hiệu sẽ tạo ra các trường từ. Các trường từ này tiếp tục cảm ứng ra các điện áp trong các đường dẫn khác nằm trong vùng trường từ này. Các điện áp cảm ứng tỉ lệ thuận với sự biến đổi của tín hiệu truyền. Các điện áp này ảnh hưởng càng lớn khi thời gian tăng (rise time) của tín hiệu càng ngắn (tần số càng cao), có nghĩa là khi tốc độ truyền dẫn càng cao. Điện áp cảm ứng này gọi là nhiễu xuyên âm.

Trong các mạch số, đặc biệt là các mạch tốc độ cao trên 1 GHz, xuyên âm do cảm kháng luôn lớn hơn nhiều xuyên âm do dung kháng. Vì vậy, các phương pháp giảm xuyên âm luôn tập trung vào việc giảm xuyên âm do cảm kháng.

Do mật độ dòng trở về và độ mạnh trường từ cục bộ đi kèm của nó giảm tương ứng, có thể xem xét rằng xuyên âm cảm kháng tương hỗ cũng giảm khi di chuyển hai đường dẫn ra xa nhau (Hình 1). Từ công thức [1], với K (luôn lớn hơn 1) là hằng số phụ thuộc vào thời gian tăng của tín hiệu và độ dài phần giao thoa của các đường dẫn, mức xuyên âm tỉ lệ thuận với độ cao H (khoảng cách từ đường dẫn tới mặt phẳng đất), tỉ lệ nghịch với khoảng cách D (khoảng cách giữa 2 tâm của 2 đường dẫn), hoặc tỉ lệ nghịch với tỉ số D/H. Mức xuyên âm được biểu diễn theo tỉ số của điện áp tạp âm đo được trên kích thước bước điện áp của nguồn phát.

Công thức [1] là công thức cơ bản để xác định mức nhiễu xuyên âm và đồng thời cho thấy các phương án để giảm mức nhiễu xuyên âm như giảm độ cao H và/hoặc tăng khoảng cách D. Trong thực tế, việc xác định mức nhiễu xuyên âm không đơn giản do việc xác định hệ số K rất phức tạp và biến đổi theo từng cấu trúc mạch in và phân bố đường truyền dẫn trên mạch in. Tuy nhiên, sử dụng công cụ mô phỏng, người thiết kế có thể dễ dàng xác định được mức nhiễu này. Cần chú ý rằng việc giảm mức nhiễu về 0 là không thể vì giảm độ cao H phụ thuộc vào công nghệ sản xuất mạch, tối thiểu là 3,5 mils (0,0889 mm) do khả năng về công nghệ và yêu cầu về độ cách điện và tăng khoảng cách D sẽ bị giới hạn do không gian bảng mạch và mật độ phân bố đường mạch in. Do đó, khi thiết kế mạch in sẽ cần có sự thỏa hiệp giữa mức nhiễu xuyên âm tối đa và tỉ số D/H.

Để mô phỏng và phân tích nhiễu xuyên âm giữa các đường dẫn trên bảng mạch in PCB, cần tiến hành theo các bước sau:

-Bước 1: Xác định các IC sẽ được sử dụng trong thiết kế. Từ đó, liên lạc với nhà sản xuất để được cung cấp các tệp IBIS (Input/Output Buffer Information Specification: Mô hình xác định thông tin bộ đệm vào/ra) của đúng IC đó.

-Bước 2: Từ thiết kế nguyên lý của mạch điện sử dụng các IC, xác định các mô hình đường truyền dẫn sẽ được sử dụng với mỗi loại chân IC. Các mô hình có thể có là: Microstrip, Embbeded Microstrip, Balanced Stripline và Unbalanced Stripline.

-Bước 3: Với mỗi mô hình đường truyền dẫn, xác định sơ bộ các yêu cầu tham số như trở kháng đường truyền, độ dài đường truyền, độ rộng đường truyền và mức nhiễu xuyên âm tối đa.

-Bước 4: Xây dựng cấu hình phân lớp ban đầu. Mô phỏng nhiễu xuyên âm với các khả năng thiết kế đường truyền dẫn PCB khác nhau, tại các tần số sẽ sử dụng thực tế. Từ đó, điều chỉnh lại cấu hình phân lớp cho thích hợp.

-Bước 5: Tổng hợp các kết quả để hiệu chỉnh lần cuối thiết kế bảng mạch in PCB.

Áp dụng các bước mô phỏng và phân tích trên, phần tiếp theo sẽ trình bày một ví dụ về mô phỏng và phân tích cho các đường truyền dẫn vi sai tốc độ 1,25 Gbps, tốc độ điển hình trong các mạch truyền dẫn quang GPON, sử dụng công cụ mô phỏng Hyperlynx của MentorGraphics.

KS. Phùng Văn Hà

(Còn nữa)