PHÂN TÍCH VÀ MÔ PHỎNG ĐƯỜNG TRUYỀN DẪN MẠCH IN PCB TỐC ĐỘ 1,25 Gbps
Giả sử cần thiết kế một mạch truyền dẫn như Hình 2,khi đó các bước thực hiện như sau:
Bước 1: Để thực hiện được truyền dẫn tốc độ 1,25 Gpbs, chọn IC thu/phát TLK2541 có tốc độ truyền dẫn từ 1 Gbps tới 2,6 Gbps của hãng Texas Instruments. Từ đó, sẽ có được tệp mô hình IBIS là "tlk2541.ibs"
Bước 2: Thiết kế 2 cặp đường truyền dẫn vi sai. Một cặp đi từ U1 (truyền) tới U2 (nhận) và một cặp đi từ U3 (truyền) tới U4 (nhận). Mô hình truyền dẫn được chọn lựa ban đầu là Embbeded Microstrip (Hình 2). Giả định U1 sẽ truyền tín hiệu tới U2 tại tốc độ 1,25 Gbps (tương đương 1,25 GHz), ta sẽ khảo sát mức nhiễu xuyên âm gây ra trên cặp đường truyền dẫn (TL3 và TL4) từ U3 tới U4 tại 2 chận vào của U4.
Bước 3: Các tham số cần xác định là:
-Trở kháng đường truyền dẫn PCB là: 50 Ω ± 2.5% (từ 48,75Ω tới 51,25Ω).
-Độ rộng đường truyền dẫn là: 5 mil (0,127 mm).
-Độ dài của các đường truyền dẫn là: 3000 mils (76,2 mm) ± 5 mils (0,127 mm).
-Mức nhiễu xuyên âm đỉnh đỉnh tối đa: 200 mV.
Bước 4: Giả thiết cấu hình phân lớp ban đầu là 6 lớp như Hình 3, với 2lớp tín hiệu ngoài cùng (lớp TOP và lớp BOTTOM), 2 lớp tín hiệu giữa (lớp InnerSignal1 và lớp InnerSignal2), 1 lớp nguồn VCC và 1 lớp đất GND. Như bước 1, mô hình truyền dẫn là Embedded Microstrip, vì vậy các đường truyền dẫn sẽ ở trên lớp TOP hoặc BOTTOM đi kèm với lớp Plating và lớp Solder Mask.
Theo cấu hình phân lớp trên, ta thấy sử dụng độ rộng đường truyền dẫn là 5 mils sẽ đạt được trở kháng là 49,6Ω tới 49,9Ω trong phạm vi yêu cầu. Độ cao H từ lớp TOP với lớp VCC và từ lớp BOTTOM tới lớp GND là 3,5 mils. Khoảng cách D giữa các đường truyền dẫn TL1 và TL2, TL2 và TL3, TL3 và TL4 bằng nhau và bằng 8 mils (0,2032 mm) như Hình 4.
Chạy chức năng mô phỏng nhiễu xuyên âm, ta có kết quả nhiễu xuyên âm đỉnh - đỉnh là 322,1 mV trên đường truyền TL3 tại chân 1 của U4 (Hình 5) và 131,1mV trên đường truyền TL4 tại chân 2 của U4 (Hình 6). Có thể thấy mức nhiễu xuyên âm trên TL3 vượt phạm vi cho phép và cần phải được điều chỉnh theo hướng giảm xuống. Nguyên nhân của điều này là do TL3 ở gần TL2 nên cảm kháng tương hỗ giữa TL2 và TL3 lớn hơn cảm kháng tương hỗ giữa TL2 và TL4.
Độ cao H đã ở mức tối thiểu 3,5 mils nên không thể giảm thêm được nữa. Vì vậy, để giảm mức nhiễu xuyên âm trên đường truyền dẫn TL3, ta sẽ tăng khoảng cách D giữa TL2 và TL3 lên gấp đôi là 16 mils. Chạy mô phỏng lại, ta có thể thấy mức nhiễu xuyên âm trên TL3 đã giảm xuống còn 159,6 mV (Hình 7) và mức nhiễu xuyên âm trên TL4 đã giảm xa hơn xuống còn 79,88 mV (Hình 8).
Như vậy, sau khi điều chỉnh tăng khoảng cách D giữa đường truyền dẫn TL2 và TL3, các mức nhiễu xuyên âm đã nằm trong phạm vi yêu cầu. Vì vậy, ta sẽ chuyển sang bước 5 là thiết kế mạch in PCB theo các chỉ tiêu như đã đạt được ở trên như sau:
-Sử dụng mạch in 6 lớp với cấu trúc phân lớp như trong Hình 3.
-Độ rộng của các đường truyền dẫn là: 5 mils.
-Khoảng cách giữa đường truyền dẫn TL1 và TL2, tối thiểu là: 8 mils.
-Khoảng cách giữa đường truyền dẫn TL3 và TL4, tối thiểu là: 8 mils.
-Khoảng cách giữa đường truyền dẫn TL2 và TL3, tối thiểu là: 16 mils.
Theo công thức [1], có thể thấy rằng mức nhiễu xuyên âm không phụ thuộc và độ dài đường truyền dẫn. Vì vậy, độ dài 3.000 mils ở trong ví dụ này chỉ có tính chất minh họa. Tuy nhiên, độ dài này sẽ ảnh hưởng tới độ trễ tín hiệu từ nguồn tới đích và ảnh hưởng tới méo dạng tín hiệu do phản xạ.
KẾT LUẬN
Như vậy, với sự trợ giúp của công cụ mô phỏng và phân tích nhiễu xuyên âm, người thiết kế có thể nhìn thấy trước các vấn đề gây suy giảm tín hiệu trong mạch in tốc độ cao trên 1 GHz. Từ đó, thực hiện các điều chỉnh thích hợp trước khi tiến tới giai đoạn chế tạo mạch in. Khả năng này giúp cho người thiết kế tiết kiệm rất nhiều thời gian và chi phí phát triển sản phẩm, giúp đưa sản phẩm ra thị trường một cách nhanh nhất. Hiện nay, với sự chuyển đổi mạnh mẽ từ các nền tảng truyền dẫn cáp đồng tốc độ thấp sang nền tảng truyền dẫn quang tốc độ cao tới rất cao (từ 1 Gbps tới 40 Gbps), thì công cụ mô phỏng và phân tích mạch tốc độ cao càng trở nên quan trọng và không thể thiếu được đối với người kỹ sư thiết kế mạch in PCB.
Tài liệu tham khảo
[1].MentorGraphics: BoardSim User Guide, V. 8.1, July 2010.
[2].STEPHEN C. THIERAUF, High-Speed Circuit Board Signal Integrity, Artech House Inc., 2004.
[3].HOWARD W. JOHNSON & MARTIN GRAHAM, High¬Speed Digital Design: A handbook of Black Magic, Prentice Hall PTR, January 1993.
KS. Phùng Văn Hà
